隨著IC製程微縮到7奈米、5奈米以下,晶片的生產成本越來越高,必須搭配先進封裝技術以提升整體效益,進而帶動先進封裝設備需求,吸引國內半導體設備廠搶食大餅。

 

台股「多頭總司令」台積電(2330)的股價從2019年初的200元出頭一路攀升,市值8兆新台幣,超越全球半導體產業長期霸主英特爾(Intel),這主要是因為該公司率先量產7奈米以下先進製程,加上後段的先進封裝技術布局也領先同業,能結合兩大優勢吸引國際級大客戶積極下單。

時間回到2011年,當時擔任台積電董事長的張忠謀在第3季法說會上丟出震撼彈,宣示要進軍先進封裝領域,隔年就推出CoWoS(Chip on Wafer on Substrate,基板上晶圓上封裝)方案,即先將邏輯晶片和DRAM(動態隨機存取記憶體)放在矽中介層(Interposer)上,再與基板(Substrate)連結進行封裝。

不過,CoWoS當年推出後,客戶反應並不熱烈,原因是價格太貴;台積電後來將CoWoS結構加以精簡,推出成本較低的InFO(整合型扇出)封裝解決方案,首先獲蘋果iPhone 7與7 Plus智慧型手機A10處理器採用。

 

台積電先進封裝技術發威
完勝主要對手三星

CoWoS與InFO都屬於「晶圓級封裝」,也就是直接在矽晶圓上完成封裝,可大幅節省空間,散熱效果也更好,並可明顯改善晶片之間的傳輸頻寬,提高晶片效能。

隨著人工智慧(AI)、物聯網(IoT)時代來臨,邏輯晶片與感測器、記憶體及被動元件需要更精密且有效的整合,InFO技術讓台積電提供客戶的服務從「半套」(晶圓代工)升級到「全套」(從晶圓代工到封裝測試),這也是台積電得以獨吞蘋果訂單、吸引其他重量級客戶下單的重要關鍵;相較之下,封裝經驗豐富的三星則因誤判而錯失良機。

台積電趁勝追擊,持續推進先進封裝技術,今年9月與安謀(ARM)共同發表業界首款採用CoWoS封裝解決方案,並獲得矽晶驗證(Silicon-proven)的7奈米小晶片(Chiplet)系統,其原理類似樂高堆積木的概念,將大尺寸的多核心設計分散到個別微小裸晶片,再用立體堆疊的方式封裝成一顆晶片。

 

Chiplet小晶片系統扛大任
成為美中角力新戰場

 

不僅台積電積極發展Chiplet技術,美國國防高等研究計畫署(DARPA)也推動電子產業振興計畫(ERI),希望主導Chiplet系統的I/O(輸入/輸出)標準。

中國半導體業者也期待在物聯網應用上,利用Chiplet系統加快傳輸效率,並建立自有I/O標準;Chiplet儼然成為中美角力的新戰場。

不過,CoWoS與InFO所屬的「扇出型晶圓級封裝」(Fan-out Wafer-level packa-ging,縮寫FOWLP)目前成本仍相對偏高,力成(6239)等封測大廠因此轉向採用面積更大的方型載板(如玻璃基板、銅箔基板等),開發「扇出型面板級封裝」(Fan-out panel level packaging,縮寫FOPLP),藉由擴大量產規模來降低總體成本。

 想知道更多精彩內容,請鎖定201911月號Money錢》 

  1. 首頁
  2. 股市

多頭總司令台積電完勝三星!2大優勢發威了

An awesome picture

隨著IC製程微縮到7奈米、5奈米以下,晶片的生產成本越來越高,必須搭配先進封裝技術以提升整體效益,進而帶動先進封裝設備需求,吸引國內半導體設備廠搶食大餅。

 

台股「多頭總司令」台積電(2330)的股價從2019年初的200元出頭一路攀升,市值8兆新台幣,超越全球半導體產業長期霸主英特爾(Intel),這主要是因為該公司率先量產7奈米以下先進製程,加上後段的先進封裝技術布局也領先同業,能結合兩大優勢吸引國際級大客戶積極下單。

時間回到2011年,當時擔任台積電董事長的張忠謀在第3季法說會上丟出震撼彈,宣示要進軍先進封裝領域,隔年就推出CoWoS(Chip on Wafer on Substrate,基板上晶圓上封裝)方案,即先將邏輯晶片和DRAM(動態隨機存取記憶體)放在矽中介層(Interposer)上,再與基板(Substrate)連結進行封裝。

不過,CoWoS當年推出後,客戶反應並不熱烈,原因是價格太貴;台積電後來將CoWoS結構加以精簡,推出成本較低的InFO(整合型扇出)封裝解決方案,首先獲蘋果iPhone 7與7 Plus智慧型手機A10處理器採用。

 

台積電先進封裝技術發威
完勝主要對手三星

CoWoS與InFO都屬於「晶圓級封裝」,也就是直接在矽晶圓上完成封裝,可大幅節省空間,散熱效果也更好,並可明顯改善晶片之間的傳輸頻寬,提高晶片效能。

隨著人工智慧(AI)、物聯網(IoT)時代來臨,邏輯晶片與感測器、記憶體及被動元件需要更精密且有效的整合,InFO技術讓台積電提供客戶的服務從「半套」(晶圓代工)升級到「全套」(從晶圓代工到封裝測試),這也是台積電得以獨吞蘋果訂單、吸引其他重量級客戶下單的重要關鍵;相較之下,封裝經驗豐富的三星則因誤判而錯失良機。

台積電趁勝追擊,持續推進先進封裝技術,今年9月與安謀(ARM)共同發表業界首款採用CoWoS封裝解決方案,並獲得矽晶驗證(Silicon-proven)的7奈米小晶片(Chiplet)系統,其原理類似樂高堆積木的概念,將大尺寸的多核心設計分散到個別微小裸晶片,再用立體堆疊的方式封裝成一顆晶片。

 

Chiplet小晶片系統扛大任
成為美中角力新戰場

 

不僅台積電積極發展Chiplet技術,美國國防高等研究計畫署(DARPA)也推動電子產業振興計畫(ERI),希望主導Chiplet系統的I/O(輸入/輸出)標準。

中國半導體業者也期待在物聯網應用上,利用Chiplet系統加快傳輸效率,並建立自有I/O標準;Chiplet儼然成為中美角力的新戰場。

不過,CoWoS與InFO所屬的「扇出型晶圓級封裝」(Fan-out Wafer-level packa-ging,縮寫FOWLP)目前成本仍相對偏高,力成(6239)等封測大廠因此轉向採用面積更大的方型載板(如玻璃基板、銅箔基板等),開發「扇出型面板級封裝」(Fan-out panel level packaging,縮寫FOPLP),藉由擴大量產規模來降低總體成本。

 想知道更多精彩內容,請鎖定201911月號Money錢》 

理財工具推薦

  • 股市、保險、房地產,掌握最新財經動態
  • 專家、名人駐站,提供深度產業分析
  • 課程、影音專區,讓動手深度學習